Die AMD-Chefin Dr. Lisa Su hat bei einer Veranstaltung erstmals in voller Größe gezeigt, wie der Chip der nächsten Generation der AMD EPYC Verano-Prozessoren aussieht, der ebenso wie die EPYC Venice-Modelle auf der ZEN 6-Architektur basieren wird, allerdings zielt der Hersteller damit nicht auf klassische Server ab, sondern auf Plattformen, die verschiedene KI- und Agent-KI-Workflows beschleunigen. Das EPYC-Verano-Modell wurde dem Publikum auf dem OCP Global Summit 2026 vorgestellt.
Die Verano-Prozessoren gehören zur AMD EPYC 9006 LP-Serie, einer speziellen Produktreihe, da diese Prozessoren zwar ebenfalls auf der TSMC-2-nmN2-Fertigungstechnologie basieren und versuchen, das Potenzial der ZEN-6-Architektur effizient zu nutzen, verwenden jedoch keine klassischen RDIMM-Speichermodule mehr, sondern Lösungen im SOCAMM2-Format. SOCAMM2 ist im Wesentlichen eine auf mobilen Speicherchips basierende Variante des CAMM2-Standards, bei der nicht DDR5-, sondern LPDDR5X-konforme, stromsparende Speicherchips auf der Leiterplatte verbaut sind, außerdem ist ein Modul in diesem Fall nicht an einen 64-Bit-, sondern an einen 128-Bit-Speicherbus angeschlossen. Eine ähnliche Strategie verfolgt Nvidia bereits bei der Vera-CPU, die zwar ARM-basierte Prozessorkerne enthält und keine x86-64-basierten Lösungen wie der AMD EPYC Verano, aber ebenfalls auf SOCAMM2-Speichermodulen basiert.
Die Mitglieder der EPYC-Verano-Serie werden in erster Linie zur Beschleunigung von KI-Aufgaben beitragen, und zwar in Verbindung mit den Instinct MI500-Beschleunigern, die über eine xGMI-Verbindung mit den Prozessoren kommunizieren können – und zwar mit einer Datenübertragungsbandbreite von bis zu 112 Gbit/s. Nach früheren Informationen hätten die neuen Prozessoren maximal 72 Prozessorkerne haben können, doch die neuen Daten deuten bereits auf 192 Prozessorkerne hin; beim Sockel fiel die Wahl auf den SP8. Die 192 Prozessorkerne könnten theoretisch bedeuten, dass bereits ein einzelner Prozessor über so viele Kerne verfügt, oder es ist auch denkbar, dass das Gehäuse zwei Chips mit jeweils 96 Kernen beherbergt.
Eine interessante Ergänzung in diesem Zusammenhang ist, dass das fotografierte Modell laut insgesamt acht ZEN-6-CCDs verwendet, an die zwei große I/O-Chips angeschlossen sind, und dass außerdem vier LPDDR5X-Speichercontroller zum Lieferumfang gehören. Dem Bild zufolge sind die CCDs kleiner als die, die wir beim Venice Z6c-Chip gesehen haben, was darauf hindeutet, dass es sich um eine auf der ZEN-6-Architektur basierende Lösung handelt, bei der ein CCD insgesamt 12 Prozessorkerne enthält, und nicht 32 wie bei den ZEN 6c-basierten CCDs.
Die Mitglieder der EPYC Verano-Serie werden voraussichtlich in Form des Helios Agentic AI Rack erhältlich sein, das auf Basis des Open Compute Project entwickelt wird und im Laufe des Jahres 2027 auf den Markt kommen soll.
